* 담당업무 : Front-End/Back-End엔지니어
자격요건 및 우대사항 :
- Shell / Perl / Tcl / Python 능통자
- SoC Design Service 경력자
- Logic Simulator 사용가능자
- DFT/STA 설계 경력자
- Synopsys S/W 사용 가능자
- Auto P&R Layout 경력자

* 담당업무 : SOC설계 엔지니어
자격요건 및 우대사항 :
- SOC설계 전공자
- ARM/AMBA Bus/Multimedia관련
- Verilog Design/Simulation/synthesis/STA
- AISC 설계,MCU설계
- CPU/GPU Architecture

* 담당업무 : Design Technology
자격요건 및 우대사항 :
- UVM등의 최신 검증 방법론에 대한 이해
- Verilog, Systemverilog등 HDL에 대한 이해
- 문제의 원인 분석 및 디버깅 능력
- C/C++, python, perl, tcl등 프로그래밍 언어에 대한 이해
- CAE, 합성, 검증, 저전력 설계

* 담당업무 : ASIC/Analog Design
자격요건 및 우대사항 :
- RTL, Coding, Systhesis, STA, Formal Verification, P&R
- Verification
- Design Service (Front-end, Back-end)
- LCD Monitor Timing Controller Design
- Core Based Design
- Image Processor
- ADC, DAC, PLL 등 Analog Full Custom 설계

* 담당업무 : SW기술 엔지니어
자격요건 및 우대사항 :
- Shell script, Python등 script Language 유경험자
- Trace32 Tool을 사용할 수 있는 사람
- Agile process에 대한 경험
- Firmware/Lynux BSP/Android 개발 경험

* 담당업무 : PKG/TEST/QA/QC 엔지니어
자격요건 및 우대사항 :
- 반도체 후공정 PKG/TEST/QA/QC 공정 경력자

* 담당업무 : Process/Device 엔지니어
자격요건 및 우대사항 :
- Make a powerful & competitive process
(Productivity/Quality/Cost/Technology)
- Solve a chronic unit process problem and 　
　 optimize an unstable process
- Support a development of new technology &
　 devolop new unit process
- Improve process Quality of CP & Cpk
- Make a Cost reduction
- IYM(Integrated Yield Management)
- Interface between BE/PL and FAB

* 담당업무 : System 설계 엔지니어
자격요건 및 우대사항 :
- 5G, Automotive, HPC 분야의 시스템 설계 경력자